一、符号说明

一位全加器的硬件逻辑实现

用逻辑门电路实现一位加法

$$
\begin{array}{rll}
 & X_i & 1 \quad \text{本位加数} \\
 & Y_i & 1 \\
+ & C_i & 1 \quad \text{来自低位的进位} \\
\hline
 & S_i & 1 \quad \text{本位和} \\
 & C_{i+1} & 1 \quad \text{向高位的进位}
\end{array}
$$

逻辑表达式的输入

逻辑表达式的输出

真值表

X_i	Y_i	C_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

二、输入、输出关系

2.1 输入与本位和的关系

真值表

X_i	Y_i	C_i	S_i	
0	0	0	0	
0	0	1	1	$\overline{X}_i\overline{Y}_iC_i$
0	1	0	1	$\overline{X}_iY_i\overline{C}_i$
0	1	1	0	
1	0	0	1	$X_i\overline{Y}_i\overline{C}_i$
1	0	1	0	
1	1	0	0	
1	1	1	1	$X_iY_iC_i$

$$S_i = \overline{X}_i\overline{Y}_iC_i + \overline{X}_iY_i\overline{C}_i + X_i\overline{Y}_i\overline{C}_i + X_iY_iC_i$$

按设计要求利用公式或卡诺图化简并转换成满足设计要求的表达式

$$S_i = X_i \oplus Y_i \oplus C_i$$

X_i、Y_i、C_i 的组合中，只要有奇数个1，S_i就为1。还可应用到奇偶校验。

注:

- **奇偶检验**：**异或**本质是在找**差异**，两个输入不同时为1，对于若干输入，如果输出为1，则证明有奇数个输入；否则，有偶数个输入

2.2 输入与向高位进位的关系

真值表

X_i	Y_i	C_i	C_{i+1}	
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	$\overline{X}_iY_iC_i$
1	0	0	0	
1	0	1	1	$X_i\overline{Y}_iC_i$
1	1	0	1	$X_iY_i\overline{C}_i$
1	1	1	1	$X_iY_iC_i$

$$S_i = X_i \oplus Y_i \oplus C_i$$

$$C_{i+1} = \overline{X}_iY_iC_i + X_i\overline{Y}_iC_i + X_iY_i\overline{C}_i + X_iY_iC_i$$

按设计要求利用公式或卡诺图化简并转换成满足设计要求的表达式

$$C_{i+1} = X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i$$

若X_i和Y_i都为1，则C_{i+1}为1


若X_i和Y_i不同，且C_i为1，则C_{i+1}为1

三、组合逻辑电路图

$$S_i = X_i \oplus Y_i \oplus C_i$$


$$C_{i+1} = X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i$$

画出相应的组合逻辑电路




一位全加器的符号表示

$$X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i = C_{i+1} \qquad S_i = X_i \oplus Y_i \oplus C_i$$



屏蔽内部实现细节
用符号表示



一位全加器$FA(Full\ Adder)$

全加的意思是带有进位输入C_i

除了一位全加器FA，还有一位半加器$HA(Half\ Adder)$。HA没有进位输入C_i，所以其内部逻辑只有一个异或门（用于产生本位和S_i），一个与门（用于产生向高位的进位C_{i+1}）。